如今几乎所有数位元件背后的逻辑电路都依赖两种成对电晶体 NMOS 和 PMOS。相同的电压讯号会将其中一个电晶体打开,将另一个关闭。放在一起意味着只有发生些微变化时电流才会流通,大大降低功耗。这些成对电晶体已栉次鳞比在一起好几十年,但如果电路要继续缩小,就必须靠得更近。英特尔(Intel)于本週 IEEE 国际电子元件大会(IEEE International Electron Devices Meeting,IEDM)展示全然不同的排列方式:把一对电晶体堆叠在另一对上面。有效将简单的 CMOS 电路所佔面积减半,意味着未来 IC 积体电路晶片上的电晶体密度可能会增加一倍。