AMD 认了英特尔发起 UCIe 标準就是好，但是否开发相容晶片仍考虑

先前，处理器大厂 AMD 仍领先竞争对手，在桌上型电脑和资料中心等应用领域的处理器採用了小晶片设计。在当时，这是 AMD 提供比竞争对手英特尔更多核心数量产品的唯一途径。而现在此架构则是被视为迈向不可避免的小晶片设计方法的重要关键。不久前，AMD 资深副总裁兼企业研究员 Sam Naffziger 表示，AMD 正思考採用由英特尔发起的 Chiplet Interconnect Express (UCIe) 标準，藉由建构小晶片架构生态系来达成客製化小晶片的架构设计。

对于模组化小晶片架构的设计，关键在于藉连结介面能提供高效能、低延迟和低功耗的性能。 Naffziger 在与 AMD 技术长 Mark Papermaster 的 YouTube 影片对话中解释到，虽然 AMD 新的 Infinity Fabric 技术能使 AMD 构建独特的 EPYC、Ryzen 以及现在的 Instinct MI300 系列处理器，这些处理器具有无与伦比的核心数量、性能和功能。

不过，Infinity Fabric 技术延迟状况太大，功耗效能不佳是其重要问题。不过，Naffziger 强调，AMD 有一个充满干劲的工程师团队，知道如何解决这个问题。接下来，AMD 将提供一个轻量级连结介面，进一步消除延迟週期。Naffziger 表示，这个连结介面将用在 AMD 开发小晶片架构的新世代的 EPYC 和 Ryzen 处理器的时代上。

事实上，在很大程度上，AMD 推出 Infinity Fabric 技术扮演了 AMD 的救世主。然而，由于这是一项专有技术，因此第三方不能使用它。这时，就是英特尔所发起，晶片间互连的开放式 UCIe 标準可以发挥作用的地方。此开放标準主要以英特尔的高速连结介面为基础，并定义了 32 GT/s 的 16 至 64 通道物理层、协定堆叠 （CXL.io、CXL.mem 和 CXL.cache）、 软体模式和标準性测试程式。至于效能方面，UCIe 1.0 技术可在常见的 45 微米的凸块间距下，达到高达 1.35 TB/s/mm² 的频宽密度。

Naffziger 表示，利用 UCIe 可以做的是拥有一个小晶片生态系统和资料库， UCIe 为第三方提供了模组化的设计能力来提供了机会。 因此，想要打造客製化平台，并利用其他公司的资源，只需製作一个小晶片并将其按照 UCIe 标準即可。因此，机会是无穷无尽的。尤其，我们将看到更多此类产品在产业中快速发展，但它确实需要标準，以及经过深思熟虑的设计平台能力。

当前，虽然 AMD 是开发 UCIe 标準的团队的一部分，但该公司是否正式构建与 UCIe 标準相容的小晶片架构处理器，则是还有待观察。

(首图来源：英特尔)